日本国特許庁9/25/03 JAPAN PATENT OFFICE 077597

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月26日

出 願 番 号

Application Number:

特願2002-281409

[ST.10/C]:

[JP2002-281409]

出 願 人
Applicant(s):

日本電気株式会社

2003年 4月18日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

35600219

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/82

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号

日

本電気株式会社内

【氏名】

木下 靖

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100082935

【弁理士】

【氏名又は名称】

京本 直樹

【電話番号】 03-3454-1111

【選任した代理人】

【識別番号】

100082924

【弁理士】

【氏名又は名称】

福田 修一

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】

100085268

【弁理士】

【氏名又は名称】

河合 信明

【電話番号】

03-3454-1111

【手数料の表示】

【予納台帳番号】

008279

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9115699

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体集積回路

【特許請求の範囲】

【請求項1】 電源配線とグランド配線と前記電源配線と前記グランド配線との間に形成されたデカップリングコンデンサとを備え、前記デカップリングコンデンサは少なくとも一方の電極が半導体基板上に平面状に形成されたシールド層からなり、前記シールド層が半導体基板に直接電気的に接続され電源電位またはグランド電位に固定されていることを特徴とする半導体集積回路。

【請求項2】 前記デカップリングコンデンサの電極のうち、前記シールド層からなる電極に対向する電極は、コンタクト電極を介して多層配線構造の最上層の配線に接続された配線層からなり、前記配線層と前記シールド層との間に前記デカップリングコンデンサを形成する容量絶縁膜を備えていることを特徴とする請求項1に記載の半導体集積回路。

【請求項3】 電源配線とグランド配線と前記電源配線と前記グランド配線 との間に形成されたデカップリングコンデンサとを備え、前記デカップリングコ ンデンサは少なくとも一方の電極が半導体基板上に形成された複数の突起部を覆 って形成されたシールド層からなり、前記シールド層が半導体基板に直接電気的 に接続され電源電位またはグランド電位に固定されていることを特徴とする半導 体集積回路。

【請求項4】 前記突起部はゲート電極と同一の形成工程によりゲート電極と同時に形成されることを特徴とする請求項3に記載の半導体集積回路。

【請求項5】 前記デカップリングコンデンサが素子分離酸化膜上に形成されたことを特徴とする請求項1から請求項4のいずれか一項に記載の半導体集積回路。

【請求項6】 前記シールド層が金属シリコン化合物からなることを特徴と する請求項1から請求項5のいずれか一項に記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体集積回路に関するものであり、特に半導体集積回路上に形成された電源配線及びグランド配線上のノイズを低減させるデカップリングコンデンサを有する半導体集積回路に関する。

[0002]

【従来の技術】

従来より、半導体集積回路における電源線ノイズの影響を低減させるため、電源線とグランド線を容量(デカップリングコンデンサ)で結合させる手法が知られている。具体的には、グランド線と電源線の間に半導体基板に形成されたMOSキャパシタを接続するとともに、グランド配線と電源配線の容量結合を一層大きくするため、グランド線と電源線が同じ幅をもって層間絶縁膜を挟んで上下に重なるように配設する構成としている(例えば、特許文献1参照。)。

[0003]

また、半導体基板と信号配線層との間に、グランドレベル及び電源電圧レベルにそれぞれ固定されたシールド用メタル層を半導体基板のほぼ全面を覆うように形成し、これらのシールド用メタル層を絶縁膜を介して積層することによりシールド用メタル層間に容量を形成しているものもある(例えば、特許文献2参照。)。

[0004]

【特許文献1】

特開2001-15601号公報(第4頁、図1)

【特許文献2】

特開2000-286385号公報(第3頁、図2)

[0005]

【発明が解決しようとする課題】

しかしながら、特許文献1に記載された発明によれば、多層配線構造の最上部 に形成された電源線及びグランド線が層間絶縁膜を貫通するコンタクトにより基 板に接続されるため、このコンタクト部のアスペクト比が大きくなり、コンタク ト部のインダクタンスが増加する。

[0006]

特に高周波領域では、このコンタクト部のインダクタンスとともに配線の残留インダクタンスが顕在化し、これらのインダクタンスと結合容量とからLC直列 共振回路が形成される。この高周波領域における共振現象の発生により挿入損失が低下し高周波領域でのデカップリング特性が低下するという問題があった。

[0007]

また、電源配線とグランド配線の間の層間絶縁膜の厚さは、多層配線のプロセス条件により制限を受けるので、結合容量の増加が図れず、十分なデカップリング特性が得られないという問題があった。

[0008]

また、特許文献2に記載された発明において多層配線プロセスを使用した場合には、上層の信号配線層と半導体基板を接続する多数のビアホールが必要となる。しかしながら、この多数のビアホールがシールド用メタル層を貫通することにより、半導体基板からのノイズが信号配線層へ伝達するのを阻止するというシールド用メタル層による効果が低減する。そのため、特許文献2に記載された発明を多層配線プロセスに使用するのが困難であるという問題があった。

[0009]

本発明は、このような技術的背景のもとでなされたものである。したがって、本発明の目的は、多層配線構造とすることによる利点を有するとともに、高周波 領域において電源配線またはグランド配線を伝搬するノイズを有効に抑制し、安 定的に動作することのできる半導体集積回路を提供することである。

[0010]

【課題を解決するための手段】

上記の目的を達成するために、本発明は、電源配線とグランド配線と電源配線とグランド配線との間に形成されたデカップリングコンデンサとを備え、このデカップリングコンデンサは少なくとも一方の電極が半導体基板上に平面状に形成されたシールド層からなり、このシールド層が半導体基板に直接電気的に接続され電源電位またはグランド電位に固定されていることを特徴とする。

[0011]

また、本発明は、デカップリングコンデンサの電極のうち、シールド層からな

る電極に対向する電極は、コンタクト電極を介して多層配線構造の最上層の配線 に接続された配線層からなり、この配線層とシールド層との間にデカップリング コンデンサを形成する容量絶縁膜を備えていることを特徴とする。

[0012]

さらに、本発明は、電源配線とグランド配線と電源配線とグランド配線との間に形成されたデカップリングコンデンサとを備え、このデカップリングコンデンサは少なくとも一方の電極が半導体基板上に形成された複数の突起部を覆って形成されたシールド層からなり、このシールド層が半導体基板に直接電気的に接続され電源電位またはグランド電位に固定されていることを特徴とする。

[0013]

また、本発明は、突起部はゲート電極と同一の形成工程によりゲート電極と同時に形成されることを特徴とする。

[0014]

また、本発明は、デカップリングコンデンサが素子分離酸化膜上に形成された ことを特徴とする。

[0015]

また、本発明は、シールド層が金属シリコン化合物からなることを特徴とする

[0016]

【発明の実施の形態】

次に、本発明の実施の形態について図面を参照して詳細に説明する。

[0017]

図1に、本発明の実施の形態1にかかる半導体集積回路の断面図を示す。

[0018]

P型もしくはN型の導電型である半導体基板101上にトランジスタ領域100と電源配線領域200およびグランド配線領域220が形成されている。

[0019]

電源配線領域200は素子分離領域102の上部に形成される。この素子分離領域102は酸化膜からなり、LOCOS法もしくはシャロートレンチ法などで形成

される。

[0020]

半導体基板101内にはP型の導電型である半導体領域、すなわちPウエル領域101aとN型の導電型である半導体領域すなわちNウエル領域101bが形成されている。図1のトランジスタ領域100に形成されているトランジスタはN型MOSFETである。

[0021]

トランジスタ領域100は多結晶シリコンからなるゲート電極105、酸化膜もしくは窒化膜あるいはその複合膜からなるサイドウオール絶縁膜106、熱酸化膜もしくは高誘電率材料からなるゲート絶縁膜104、ドレイン領域となる拡散層103 g が形成されている。

[0022]

トランジスタのドレイン領域となる拡散層103dとソース領域となる拡散層103sは一般にウエル領域と反対の導電型を有するので、図1ではN⁺型領域である。

[0023]

ゲート電極105とドレイン領域となる拡散層103dおよびソース領域となる拡散層103sの表面上にはチタンあるいはコバルトなどの金属シリコン化合物からなるシリサイド層107が形成されている。そして、トランジスタ領域100のソース領域となる拡散層103sとグランド配線領域220のウェルコンタクト拡散層103aはプレート状のシリサイド層107で電気的に短絡され、ソース領域となる拡散層103sがグランド電位に固定される。このウェルコンタクト拡散層103aは、Pウェル領域101a内ではP型拡散層として形成され、ウェルコンタクトとして機能する。

[0024]

シリサイド層107はドレイン領域となる拡散層103dおよびソース領域となる拡散層103sのシート抵抗を減少させるだけでなく、多結晶シリコンからなるゲート電極105のシート抵抗をも同時に減少させる目的で一般に使用されている。通常は拡散層のシリサイド化反応を起こした後、素子分離酸化膜上に存

在する余剰なシリサイド層をウェットエッチングなどで取り除くが、ここではウエルコンタクト拡散層103a上のシリサイド層107は取り除かず、それ以外の不要な領域のシリサイド層だけを取り除いている。

[0025]

本発明の実施の形態によれば、シリサイド層107が半導体基板101上のほぼ全面に形成され、ウェルコンタクト拡散層103aを介して半導体基板101に接続されグランド電位に固定されている。そのため、このプレート状のシリサイド層107が半導体基板101からのノイズが信号配線層へ伝達されるのを遮断するシールド層として機能することから、回路動作の安定化を図ることができる。

[0026]

そして本発明の実施の形態によれば、シールド層をトランジスタの形成工程に 新たな工程を追加することなく形成することが出来る。

[0027]

また、シリサイド層107の上にはCVD成長法などにより薄い酸化膜112 が形成され、その上に電源配線層108が形成される。

[0028]

この電源配線層108は素子分離領域102上に形成されることから、配線幅を素子分離領域102の幅まで広げることができるので、配線抵抗を減少させることができる。この電源配線層108をここでは第0層の配線層という。

[0029]

そして、この電源配線層108およびゲート電極105の上に層間膜110が 形成され、トランジスタの拡散層と電源配線層108がコンタクト109を介し て上層の配線へ接続されている。この上層の配線をここでは第1層の配線層11 1という。

[0030]

電源配線領域200には、この実施の形態1にかかる半導体装置の特徴部をなす電源ノイズ吸収用のデカップリングコンデンサ領域300が形成される。

[0031]

このデカップリングコンデンサ領域300は酸化膜112からなる層間容量を 利用するものである。

[0032]

このデカップリングコンデンサ領域300の上部電極となる電源配線層108 は、電源配線である第1層の配線層111に接続され、その下部電極となるシリ サイド層107はウェルコンタクト拡散層103aを介して半導体基板101に 接続されている。

[0033]

なお、電源配線層108は、例えばアルミニウム、銅、タングステン、金など の金属、或いはポリシリコンを素材として形成される。

[0034]

また、層間膜110は、例えば窒化膜やプラズマ酸化膜を素材として形成される。

[0035]

以上説明したように、本発明の実施の形態1によれば、グランドレベルに固定されたシリサイド層107と電源電圧レベルに固定された電源配線層108とが積層されることにより、その層間に酸化膜112を層間容量とするデカップリングコンデンサが形成される。

[0036]

そしてこのデカップリングコンデンサにより、ディジタル回路部の電源配線またはグランド配線の電位が安定化され、ディジタル回路部で発生するノイズを抑制することができる。

[0037]

特に、グランド配線層と電源配線層との間の容量絶縁膜として用いる酸化膜1 12は、層間膜110を形成する工程と別個独立の工程により形成されるので、 容量絶縁膜として膜厚の最適化を図ることができ、グランド配線層と電源配線層 の容量結合を大きくして電源線ノイズの影響を効果的に低減した半導体集積回路 を得ることができる。

[0038]

また、本発明の実施の形態1によれば、電源配線領域200では電源配線は幅の広い電源配線層108を介して第1層の配線層111にコンタクトにより接続される。そのため、トランジスタ領域100に接続されるコンタクトのアスペクト比が大きくなっても、電源配線領域200におけるコンタクトは幅を広くすることによりアスペクト比を小さく保つことができ、寄生インダクタンスの増加を防ぐことができる。

[0039]

さらに、デカップリングコンデンサの下部電極は半導体基板表面のほぼ全面に 形成されたシリサイド層107であり、コンタクトを介さずに基板電位に固定されているので、多層配線構造を採用した場合であってもグランド配線領域の寄生 インダクタンスが増大することはない。

[0040]

以上より、本発明の実施の形態1によれば、デカップリングコンデンサに付随するインダクタンスが小さくなり、デカップリングコンデンサとインダクタンスにより形成されるLC直列共振回路の共振周波数が高周波側に移動する。従って、共振を起こさない周波数領域が高域側に拡大されるので、電源配線層108に接続される電源配線上のノイズの周波数が上昇しても、これらのノイズを十分に抑制することができる。

[0041]

本発明の実施の形態1では、デカップリングコンデンサ領域300は素子分離領域102の上部に形成することとしたが、これに限らず、素子分離領域102以外の領域に形成することもできる。ただし、本発明の実施の形態1で示したように素子分離領域102の上部に形成することにより、チップ面積の増大を招くことなく結合容量の大きなデカップリングコンデンサを形成することができる。

[0042]

また、本発明の実施の形態1では、半導体基板101をグランド電位に固定することにより半導体基板101に接続されるシリサイド層107をグランド配線とし、デカップリングコンデンサの上部電極をコンタクトを介して電源電位に固定することにより電源配線としたが、これに限らず、半導体基板101を電源電

位に固定することにより半導体基板101に接続されるシリサイド層107を電源配線とし、デカップリングコンデンサの上部電極をコンタクトを介してグランド電位に固定することによりグランド配線とした場合にも、本発明を適用することができる。

[0043]

図2は、本発明の実施の形態1を説明するための平面レイアウト図である。図2(a)に示すレイアウト図によれば、Pウェル領域101a内にN型トランジスタのソース領域となる拡散層103s、ドレイン領域となる拡散層103d、及びPウェル領域101aを基板電位にバイアスするためのP型拡散層からなるウェルコンタクト拡散層103aとが形成される。

[0044]

また、Nウェル領域101b内には、Nウェル領域101bを基板電位にバイアスするためのN型拡散層からなるウェルコンタクト拡散層103bが形成される。

[0045]

トランジスタのゲートとなる例えばポリシリコンからなるゲート電極105は、ソース領域となる拡散層103sとドレイン領域となる拡散層103dを横切るように形成される。

[0046]

ここで、シリサイド層が除去されている領域113を除いて、半導体基板10 1の全面にシリサイド層107が形成されてる。

[0047]

図2(b)に示すレイアウト図によれば、第0層の配線層となる電源配線層108が電源配線領域200に形成される。

[0048]

図2(c)に示すレイアウト図によれば、第0層の配線層である電源配線層108、ソース領域となる拡散層103 s、ドレイン領域となる拡散層103 d、及びウェルコンタクト拡散層103 a、103 bと第1層の配線層11 l とが、それぞれコンタクト109 を通して接続される。

[0049]

また、電源配線領域200には、電源配線108とシリサイド層107により デカップリングコンデンサが形成されており、デカップリングコンデンサの下部 電極を形成するシリサイド層はウェルコンタクト拡散層103aを介して半導体 基板101に電気的に接続されている。

[0050]

以上により、N型MOSFETとデカップリングコンデンサが形成される。

[0051]

図3に、本発明の実施の形態2にかかる半導体集積回路の断面図を示す。

[0052]

P型もしくはN型の導電型である半導体基板201上にトランジスタ領域100と電源配線領域200およびグランド配線領域220が形成されている。

[0053]

電源配線領域200は素子分離領域202の上部に形成される。この素子分離領域202は酸化膜からなり、LOCOS法もしくはシャロートレンチ法などで形成される。

[0054]

半導体基板201内にはP型の導電型である半導体領域すなわちPウェル領域201aとN型の導電型である半導体領域すなわちNウェル領域201bが形成されている。

[0055]

本図ではトランジスタ領域100に形成されているトランジスタはN型MOSFETである。トランジスタ領域100には多結晶シリコンからなるゲート電極205、酸化膜もしくは窒化膜あるいはその複合膜からなるサイドウオール絶縁膜206、熱酸化膜もしくは高誘電率材料からなるゲート絶縁膜204、ドレイン領域となる拡散層203d、ソース領域となる拡散層203sが形成されている。

[0056]

トランジスタの拡散層 203d203s は一般にウェル領域と反対の導電型を有するので、本図では N^+ 型領域である。

[0057]

ゲート電極205とドレイン領域となる拡散層203dおよびソース領域となる203sの表面上にはチタンあるいはコバルトなどの金属シリコン化合物からなるシリサイド層207が形成されており、このトランジスタ領域100のソース領域となる拡散層203sとグランド配線領域220のウェルコンタクト拡散層203aはプレート状のシリサイド層207で電気的に短絡されグランド電位に固定される。

[0058]

シリサイド層207は拡散層のシート抵抗を減少させるだけでなく、多結晶シ リコンからなるゲート電極205のシート抵抗をも同時に減少させる目的で一般 に使用されている。

[0059]

通常は拡散層のシリサイド化反応を起こした後、素子分離酸化膜上に存在する 余剰なシリサイド層をウェットエッチングなどで取り除くが、本実施の形態では 電源配線領域200およびグランド配線領域220のシリサイド層207は除去 せず、この領域以外の不要なシリサイド層だけを取り除いている。

[0060]

シリサイド層207の上にはCVD成長法などにより、酸化膜からなる層間膜210が形成された後、第1層の配線層211が形成される。

[0061]

そして、トランジスタのドレイン領域となる拡散層203dおよびソース領域となる拡散層203sがコンタクト209を介して第1層の配線層211へ接続されている。

[0062]

電源配線領域200には、本実施の形態2に係る半導体集積回路の特徴部をなす電源ノイズ吸収用のデカップリングコンデンサ領域300が形成される。

[0063]

このデカップリングコンデンサは層間膜210による層間容量を利用するものであり、電源配線領域200の電源配線層208がデカップリングコンデンサの

上部電極として機能し、その下部電極となるシリサイド層207はウェルコンタクト拡散層203a及びウェルコンタクト拡散層203bを介して半導体基板201に接続されている。

[0064]

本実施の形態2では実施の形態1と、電源配線領域200の素子分離酸化膜202上にゲート電極205と同時に形成された突起部212が複数形成されている点が異なっている。

[0065]

この突起部212は任意の形状、高さとすることが出来るが、ゲート電極20 5と同一形状とすることにより、ゲート電極205の寸法制御性に影響を与える ことなく同一の工程で同時に形成することが出来る。

[0066]

そして、この突起部212上に全面にシリサイド層207を形成することにより、デカップリングコンデンサの下部電極を形成する。

[0067]

ここで、電源配線領域200においては、下部電極となる突起部212上のシリサイド層207と上部電極となる電源配線層208との間の層間膜210の厚さは、突起部212が存在することにより、突起部212以外の部分の層間膜の厚さよりも減少する。そのため、実施の形態1における電源配線層108に対応する配線層を形成することなくグランド配線層と電源配線層の容量結合を大きくすることができる。

[0068]

なお、電源配線層208および第1層の配線層211は、例えばアルミニウム 、銅、タングステン、金などの金属、或いはポリシリコンを素材として形成され る。

[0069]

また、層間膜210は、例えば窒化膜やプラズマ酸化膜を素材として形成される。

[0070]

以上述べたように本実施の形態によれば、実施の形態1における電源配線層1 08に対応する配線層を形成する工程を省略することができるので、少ない工程 数で実施の形態1と同様に、グランド配線層と電源配線層の容量結合を大きくし て電源線ノイズの影響を効果的に低減した半導体集積回路を得ることができる。

[0071]

本発明の実施の形態2では、デカップリングコンデンサ領域300は素子分離領域202の上部に形成することとしたが、これに限らず、素子分離領域202以外の領域に形成することもできる。ただし、本発明の実施の形態2で示したように素子分離領域202の上部に形成することにより、チップ面積の増大を招くことなく結合容量の大きなデカップリングコンデンサを形成することができる。

[0072]

また、本発明の実施の形態2では、半導体基板201をグランド電位に固定することにより半導体基板201に接続されるシリサイド層207をグランド配線とし、デカップリングコンデンサの上部電極を電源電位に固定することにより電源配線としたが、これに限らず、半導体基板201を電源電位に固定することにより半導体基板201に接続されるシリサイド層207を電源配線とし、デカップリングコンデンサの上部電極をグランド電位に固定することによりグランド配線とした場合にも、本発明を適用することができる。

[0073]

図4は、本発明の実施の形態2を説明するための平面レイアウト図である。 図4(a)に示すレイアウト図によれば、Pウェル領域201a内にN型トランジスタのソース領域となる拡散層203s、ドレイン領域となる拡散層203d、及びPウェル領域201aを基板電位にバイアスするためのP型拡散層からなるウェルコンタクト拡散層203aとが形成される。

[0074]

また、Nウェル領域201b内には、Nウェル領域201bを基板電位にバイアスするためのN型拡散層からなるウェルコンタクト拡散層203bが形成される。

[0075]

トランジスタのゲートとなる例えばポリシリコンからなるゲート電極205は、ソース領域となる拡散層103sとドレイン領域となる拡散層103dを横切るように形成される。

[0076]

そして、このとき同時に電源配線領域200に複数の突起部212が形成される。この突起部212は任意のパターンで形成することが出来るが、ゲート電極205と同様のパターンを用いることにより、ゲート電極205の寸法制御性に影響を与えることなく同一の工程で同時に形成することが出来る。

[0077]

そして、シリサイド層が除去されている領域213を除いて、半導体基板20 1の全面にシリサイド層207が形成され、突起部212上に形成されたシリサイド層207がデカップリングコンデンサの下部電極を構成する。

[0078]

図4(b)に示すレイアウト図によれば、ソース領域となる拡散層203s、ドレイン領域となる拡散層203d、及びウェルコンタクト拡散層203a、203bにコンタクト209が形成される。

[0079]

図4 (c)に示すレイアウト図によれば、電源配線領域200及びコンタクト209が形成された領域に電源配線層208及び第1層の配線層211がそれぞれ形成される。

[0080]

ここで、電源配線領域200には、電源配線層208と突起部212上に形成されたシリサイド層107とその間の層間膜210によりデカップリングコンデンサが形成される。

[0081]

以上より、N型MOSFETとデカップリングコンデンサが形成される。

[0082]

【発明の効果】

以上説明したように、本発明によれば容量値が大きく、しかも多層配線構造を

採用した場合にも寄生インダクタンスが増加することのないデカップリングコン デンサを得ることができる。

[0083]

その結果、高周波領域においても電源配線またはグランド配線を伝搬するノイズが抑制され、安定な動作が可能な半導体集積回路を得ることができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態1に係る半導体集積回路を示す断面図である。

【図2】

本発明の実施の形態1に係る半導体集積回路を示す平面レイアウト図である。

【図3】

本発明の実施の形態2に係る半導体集積回路を示す断面図である。

【図4】

本発明の実施の形態2に係る半導体集積回路を示す平面レイアウト図である。

【符号の説明】

- 100 トランジスタ領域
- 200 電源配線領域
- 220 グランド配線領域
- 300 デカップリングコンデンサ領域
- 101、201 半導体基板
- 102、202 素子分離領域
- 101a、201a Pウェル領域
- 101b、201b Nウェル領域
- 103a、103b、203a、203b ウェルコンタクト拡散層
- 103d、203d ドレイン領域となる拡散層
- 103s、203s ソース領域となる拡散層
- 104、204 ゲート絶縁膜
- 105、205 ゲート電極
- 106、206 サイドウオール絶縁膜

特2002-281409

107、207 シリサイド層

108、208 電源配線層

109、209 コンタクト


110、210 層間膜

111、211 第1層の配線層


112 酸化膜


2 1 2 突起部

113、213 シリサイド層が除去されている領域




【図2】





【図4】



【書類名】 * 要約書

【要約】

【課題】 高周波領域においても電源配線またはグランド配線を伝搬するノイズが抑制され、安定な動作が可能な半導体集積回路を提供する。

【解決手段】 素子分離酸化膜上に形成された電源配線層とグランド配線層を有し、電源配線層とグランド配線層の間に形成された絶縁膜とともにデカップリングコンデンサを構成する。電源配線層はコンタクト電極によって上層配線層と接続され、グランド配線層は素子分離酸化膜上にプレート状に形成されたシリサイド層を介して半導体基板に接続され、半導体基板の電位にバイアスされる。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2002-281409

受付番号

50201444298

書類名

特許願

担当官

田丸 三喜男 9079

作成日

平成14年 9月30日

<認定情報・付加情報>

【提出日】

平成14年 9月26日

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社